Как синхронизируется кэш инструкций x86?

Мне нравятся примеры, поэтому я написал немного самомодифицирующихся код в c...

#include <stdio.h>
#include <sys/mman.h> // linux

int main(void) {
    unsigned char *c = mmap(NULL, 7, PROT_READ|PROT_WRITE|PROT_EXEC, MAP_PRIVATE|
                            MAP_ANONYMOUS, -1, 0); // get executable memory
    c[0] = 0b11000111; // mov (x86_64), immediate mode, full-sized (32 bits)
    c[1] = 0b11000000; // to register rax (000) which holds the return value
                       // according to linux x86_64 calling convention 
    c[6] = 0b11000011; // return
    for (c[2] = 0; c[2] < 30; c[2]++) { // incr immediate data after every run
        // rest of immediate data (c[3:6]) are already set to 0 by MAP_ANONYMOUS
        printf("%d ", ((int (*)(void)) c)()); // cast c to func ptr, call ptr
    }
    putchar('\n');
    return 0;
}

...который, по-видимому, работает:

>>> gcc -Wall -Wextra -std=c11 -D_GNU_SOURCE -o test test.c; ./test
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29

Но, честно говоря, я не ожидал, чтоон вообще заработает, я ожидал, что инструкция содержит c[ 2] = 0для кэширования при первом вызове c, после чего все последующие вызовы cбудут игнорировать повторяющиеся изменения, внесенные в c(если только я каким-то образом явно не аннулировал кеш.) К счастью, мой процессор оказался умнее этого.

Я предполагаю, что процессор сравнивает ОЗУ (предполагая, что cвообще находится в ОЗУ) с кэшем инструкций всякий раз, когда указатель инструкций совершает большой скачок (как при вызове mmapped памяти выше), и делает кеш недействительным, когда он не совпадает (все?), но я надеюсь получить более точную информацию об этом. В частности, я хотел бы знать, можно ли такое поведение считать предсказуемым (за исключением каких-либо различий в оборудовании и ОС) и на него можно положиться?

(Возможно, мне следует обратиться к руководству Intel, но оно состоит из тысяч страниц, и я часто теряюсь в нем...)