Существует ли VHDL-эквивалент @ (*) Verilog, то есть автоматический список чувствительности процесса

Легко обновить комбинаторный процесс и забыть обновить список чувствительности. В Verilog @ (*) был введен, чтобы указать, что список чувствительности - это то, что используется в этом процессе. Есть ли эквивалент в VHDL?