Требуется ли инициализация?

В VHDL необходима ли инициализация при создании сигнала или вектора? Что произойдет, если забыть инициализировать сигнал или целочисленное значение?