Как преобразовать строку в целое число в VHDL?

Я загружаю текстовые данные в тестовую скамью VHDL, и я хочу преобразовать входные строки в целочисленные значения.

Например: «123» => 123

Может кто-то рекомендовать «лучший» способ преобразования строк в целые числа в VHDL?