Verilog Barrel Shifter

Я хочу создать 64-битный баррель-шифтер в Verilog (поверните прямо сейчас). Я хочу знать, есть ли способ сделать это без написания оператора case из 65 частей? Есть ли способ написать простой код, например:

    Y = {S[i - 1:0], S[63:i]};

Я попробовал приведенный выше код в Xilinx и получил сообщение об ошибке: i не является константой.

Главный вопрос: есть ли способ сделать это без огромного количества обращений?