Существует ли общая функция преобразования для преобразования объекта целочисленного типа в вещественный тип в VHDL? Это для испытательного стенда, поэтому возможность синтеза не является проблемой -.