Есть ли у кого-нибудь количественные данные об использовании VHDL и Verilog?

VHDL и Verilog служат одной цели, но большинство инженеров предпочитают один из обоих языков. Я хочу выяснить, кто предпочитает какой язык.

Существуют десятки мифов и распространенных мудростей о разделении Verilog и VHDL. (ASIC / FPGA, Европа / США, коммерческий / оборонный и т. Д.) Если вы спросите, люди будут повторять вам одно и то же снова и снова, но я хочу выяснить, основаны ли эти мифы на реальности.

Итак, мой вопрос: может ли кто-нибудь предоставить источники количественных данных, которые указывают, кто использует VHDL, а кто - Verilog? Опять же, я ищу числа , а не интуитивные ощущения и общие указания.