Явно определить, как LUT и срезы используются в инструменте Xilinx XST?

Я пытаюсь реализовать очень специфическое поведение LUT и срезов, написанных на VHDL для Xilinx Virtex 5 FPGA, синтезированных с использованием инструмента (ов) XST . Я не знаю, смогу ли я добиться своего поведения с помощью инструментов , которые сделают вывод , что я имею в виду, так как я могу прямо указать, чтобы это произошло?

I ' - Входы для каждого из 4 LUT в ОДНОМ срезе CLB - Направьте выходы 'S' от 4 XORCY - Укажите ВХОД «первого» MUXCY (C0) - Маршрут ВЫХОД 4-го MUXCY (Cn) - Уметь указывать входы каждой LUT CLB в определенном порядке, поскольку они явно каскадируются ..

В идеале я бы хотел просто создать экземпляр CLB в VHDL со всеми входами и выходами и иметь возможность чтобы сопоставить их ...

Я довольно тщательно изучил документацию и ничего толком не нашел