Компилятор Verilog для GDSII (с открытым исходным кодом)

Возможно, этот вопрос немного не для StackOverflow, но оба компилятора и Verilog (который можно рассматривать как язык программирования) связаны с этим проектом.

Где я могу найти компилятор с открытым исходным кодом (или загружаемый и бесплатный для некоммерческого использования) компилятор с языка Verilog на GDSII форматировать или в Netlist? Существует множество симуляторов Verilog (которые компилируют его в машинный код или C), множество компиляторов Verilog-to-FPGA, но мне нужен компилятор, способный генерировать геометрические структуры транзизоров из Verilog.

Netlist это http://en.wikipedia.org/wiki/Netlist - соединение элементов ИС, таких как транзистор, резистор или даже ячейки (?). Его можно преобразовать в GDSII, но если компилятор работает с «Verilog-> Netlist», мне также понадобится бесплатный преобразователь «Netlist-> GDS2».

GDSII http: //en.wikipedia. org / wiki / GDSII - это формат интегральных схем (ИС) СБИС, приемлемый для производителей ИС. Для одного человека практически невозможно создать свой GDSII на кремнии, но я думаю, что может быть интересно попробовать собрать небольшие примеры.

Этот компилятор может использовать «полностью настраиваемый» (он сам отрисовывает все транзисторы). ) или "основанные на ячейках" проекты (verilog компилируется в геометрический набор некоторых библиотечных ячеек).

Конечно, требуемый компилятор может быть университетским проектом, который не может скомпилировать большой проект Verilog.

] Спасибо.