Какой код лучше для написания оперативной памяти? Присвоение data_out внутри блока always: module memory( output reg [7:0] data_out, input [7:0] address, input [7:0] data_in, input write_enable,...

Я работаю над простым расширителем знаков в Verilog для процессора, который я создаю для компьютерной архитектуры. Вот что у меня есть на данный момент: [EDIT: немного изменил оператор выбора] `timescale 1ns / ...

Может быть, этот вопрос немного не для StackOverflow, а для обоих компиляторов и Verilog ( который можно рассматривать как язык программирования) относятся к этому проекту. Где я могу найти открытый исходный код (или ...