Xilinx Vivado: блочный дизайн, диапазон адресов конечной точки каждого модуля
Перейти к pom.xml
Добавить эту зависимость:
<dependency>
<groupId>org.springframework</groupId>
<artifactId>spring-webmvc</artifactId>
<version>4.1.6.RELEASE</version>
</dependency>
с помощью командной строки, найдите свою папку: - mvn clean
2 ответа
В дополнение к ответу, опубликованному TWang, я также хочу отметить, что способность пользователя назначать диапазон адресов зависит от начального адреса, так что конечный адрес не будет пересекаться (или, другими словами, не переноситься) на следующий бит.
Как видно, если вы назначите адрес смещения как 0x40020000, вы можете установить диапазон равным 128K, что означает от 0x40020000 до 0x4003FFFF.
Я полагаю, что это способ управления памятью, чтобы не происходило сумасшедшего поведения.
Я не уверен, является ли это намерением разработки Xilinx или спецификацией архитектуры процессора ARM.
В соответствии с примечаниями в Таблица 3-9: Параметры, связанные с главным интерфейсным устройством AXI Crossbar в PG059 Руководство по межкомпонентному соединению AXI , размер всего диапазона адресов должен быть равен 2 определяется по 2 ** Mmm_Aaa_ADDR_WIDTH.
Поскольку мастер AXI-Interconnect в вашем проекте, вероятно, подключен к ведомому интерфейсу AXI4 GP системы PS, значение Mmm_Aaa_BASE_ADDR больше или равно 12, т.е. минимальный диапазон адресов, который может быть назначен для каждого IP-ядра должно быть не менее 4 КБ (4096), как показано на ваших рисунках.
С точки зрения дизайна, если вам не хватает места в памяти для выделения ваших IP-ядер, больший диапазон может быть лучше, так как он уменьшает биты, необходимые для сравнения в межсоединении AXI, что приводит к снижению потребления аппаратных ресурсов, и, возможно, улучшенная скорость (быстрее достижимые часы AXI) и более простое размещение и маршрутизация с ограничениями по времени.