Например, у меня есть один длинный оператор:
$display("input_data: %x,
output_data: %x,
result: %x",
input_data,
output_data,
result);
Как я могу сделать это в один оператор и несколько строк в Verilog?