7
ответов
Сериализация объектов: никакое состояние потока не может быть включено, правильно?
Я трудно смотрю на основные принципы хранения состояния программы выполнения к диску и возвращения это в снова. В текущем дизайне, который мы имеем, каждый объект (который является C-уровнем...
вопрос задан: 1 November 2011 15:23
4
ответа
VHDL/Verilog, связанный, программируя форумы? [закрытый]
Аппаратный дизайн с VHDL или Verilog больше похож на программирование в наше время. Однако я вижу, ТАКИМ ОБРАЗОМ, участники так активно не говорят о программировании VHDL/Verilog. Есть ли любой форум, имеющий дело с аппаратными средствами...
вопрос задан: 25 April 2011 00:18
0
ответов
Как обернуть примитив Verilog в код SystemC?
Я хочу обменяться с SystemVerliog на SystemC и иметь много примитивов Verilog в библиотеке продавца. Я не знаю много о SystemC и как он генерируется, есть ли возможность добавить VHDL или ...
вопрос задан: 11 May 2019 21:32
0
ответов
Влияние на производительность связи с потоком GUI
У меня есть симуляция, написанная на SystemC, которую я хочу запустить как под управлением CLI, так и под управлением GUI (а именно, QT5). Симулятор периодически достигает некоторой точки, которую я хочу отобразить в GUI (я ...
вопрос задан: 20 January 2019 09:55
0
ответов
Правильный язык для моделирования оборудования [закрыто]
Мы разрабатываем «Модели оборудования» с использованием C. Наш текущий рабочий процесс: Структуры данных в "железе"
модель "сделана" немного точной ", и
потом протестировал.
"Модель оборудования Bit Accurate"
...
вопрос задан: 8 February 2011 02:51
0
ответов
Используя существующие среды модульного тестирования с SystemC
Я работаю над проектом на SystemC и хочу включить модульное тестирование. Можно ли использовать существующие среды модульного тестирования с SystemC? Я спрашиваю об этом, потому что кажется, что это только модули SystemC ...
вопрос задан: 7 February 2011 15:49