Ответ здесь: http://www.lispworks.com/documentation/HyperSpec/Body/f_wr_pr.htm
write
- общая точка входа на принтер Lisp. prin1
производит вывод, подходящий для ввода в read
. princ
аналогично prin1
за исключением того, что на выходе нет escape-символов. princ
предназначен для того, чтобы хорошо выглядеть людям, а вывод из prin1
предназначен для приемлемости для функции read
. print
точно так же, как prin1
, за исключением того, что печатному представлению объекта предшествует символ новой строки, за которым следует пробел. pprint
производит симпатичный вывод. Также вы можете проверить http://www.freemodelfoundry.com/ для модулей VHDL и Verilog.
Просто для полного сумматора я могу написать его прямо здесь;)
entity full_adder is
port(
a, b, cin: in BIT;
sum, cout: out BIT);
end full_adder;
architecture gate_level of full_adder is
begin
sum <= (a xor b) xor cin;
cout <= ((a and b) or (a and cin)) or (b and cin);
end gate_level;
ОБНОВЛЕНИЕ: такой инструмент, как Aldec Active-HDL, имеет генератор IP-Core. Вы можете выбрать разные ядра, входные параметры и получить готовый компонент VHDL или Verilog. Aldec предоставляет студенческие лицензии бесплатно. Проверьте http://www.aldec.com/Company/University.aspx
Как говорит Дэвид, opencores.org - хорошая отправная точка. Другой интересный проект - процессор LEON3 и связанная с ним библиотека Gaisler, доступная в виде проекта с открытым исходным кодом по адресу http://www.gaisler.com