В (обычном) программном обеспечении я работал в компаниях, где gcc опция - Стена используется для показа всех предупреждений. Затем с ними нужно иметь дело. С нетривиальным FPGA/ASIC разрабатывают в Verilog или VHDL там...

Кто-либо знает, приятная атмосфера, чтобы программировать VHDL и моделировать его (не имейте значения Xilinx или Altera), использование Linux?