hdl - список вопросов по программированию hdl

5

ответов

Как я устанавливаю выходные флаги для ALU в “NAND к Тетрису” курс?

Хотя я отметил эту домашнюю работу, на самом деле для курса я делаю самостоятельно бесплатно. Так или иначе курс называют "От NAND до Тетриса", и я надеюсь, что кто-то здесь видел или взял...

nand2tetris alu hdl

вопрос задан: 25 March 2016 14:10

5

ответов

Каковы лучшие практики для Языков описания аппаратных средств (Verilog, VHDL и т.д.) [закрытый]

Какие лучшие практики должны наблюдаться при реализации кода HDL? Каковы общности и различия по сравнению с полями разработки более стандартного программного обеспечения?

verilog vhdl hdl

вопрос задан: 28 November 2008 23:47

1

ответ

Параллельное распределение сигналов с вектором в VHDL

Я пытаюсь скомпилировать этот код, используя GHDL, и я получаю ошибку: вместо 'not' ожидается '=>'. Я хочу, чтобы в коде не было ни процессов, ни неявных. библиотека ieee; используйте ieee ....

concurrency vhdl hdl ghdl

вопрос задан: 17 March 2019 19:53

1

ответ

В чем разница между == и === в Verilog?

В чем разница между: if (dataoutput [7: 0] == 8'bx) begin и if (dataoutput [7: 0] === 8'bx) begin После выполнения dataoutput = 52'bx, второй дает 1, но первый дает 0. Почему? (0 ...

verilog hdl

вопрос задан: 4 October 2012 16:19

0

ответов

Сумматор BCD в Verilog

Я пытаюсь написать сумматор BCD в Verilog, но у меня проблемы с одним из модулей. В частности, сумматор, который берет две цифры BCD и складывает их. Итак, идея состоит в том, если сумма двух ...

sum verilog hdl bcd

вопрос задан: 4 February 2013 18:46

0

ответов

Увеличение нескольких Genvars в Verilog Generate Statement

Я пытаюсь создать многоступенчатый компаратор в verilog, и я не могу понять, как увеличить несколько генваров в одном цикле генерации.Я пробую следующее: genvar i, j; //1-й уровень generate ...

hardware syntax-error verilog system-verilog hdl

вопрос задан: 5 March 2012 04:46

0

ответов

Цель предоставить более одной архитектуры?

Я изучаю VHDL и пытаюсь просто учиться на примерах, руководствах по синтаксису и экспериментах. Я не совсем понимаю, почему вы когда-нибудь захотите предоставить более одного ...

syntax hardware vhdl hdl

вопрос задан: 2 April 2011 18:08

0

ответов

Система OCR с открытым исходным кодом для FPGA [closed]

Знаете ли вы о каких-либо реализациях OCR для FPGA с открытым исходным кодом (с открытым ядром) на языке C или HDL? Где их найти? Спасибо

c open-source ocr fpga hdl

вопрос задан: 21 December 2010 20:15